多周期路径约束允许用户根据设计时钟波形修改计时器确定的setup和hold关系。默认情况下,Vivado IDE时序分析执行单周期分析。这种分析可能过于限制,并且可能不适用于某些逻辑路径。最常见的例子是逻辑路径,它需要一个以上的时钟周期才能使数据在端点稳定。如果路径起点和终点的控制电路允许,Xilinx建议您使用多周期路径约束来放宽设置要求。根据您的意图,保留要求可能仍然保持原始关系。这有助于时序驱动算法将注意力集中在要求更严格且具有挑战性的其他路径上。它还可以帮助减少运行时间。
指示从路径的开始到结束传播数据所需的时钟周期数。
set_multicycle_path [-setup] [-hold] [-rise] [-fall] [